12月23日芯榜举办“芯榜·芯未来”为主题的2022年度峰会，本次会议议题为“半导体投融资论坛暨先进封测&Chiplet”。

会上，日月新研发中心资深经理张志伟先生带来主题为《Chiplets 3D IC Technology Introduce》的演讲。用“搭积木”的比喻形象生动的为大家解析Chiplet的技术原理。

Chiplet就像“搭积木”

张志伟先生称，大芯片的设计包含着很多方式。整个芯片制程怎么突破限制，方法之一：把Function拆开，把一部分Function用特定制程完成，另一部分Function通过其他制程完成，最后把它拼接在一起，有点像“搭积木”的概念。

张志伟先生解释，在整个制程中假如有CPU和GPU、RF的Function，可以选择在CPU用比较高的纳米制程，在GPU、RF模块可以选择用相较于高阶制程成本低的制程。通过先进封装制程方式用2.5D、3D,Fin-out,MCM 等封裝技术，把它整合，这也就是所谓的Chiplet做法。

Chiplet三大优势

为什么芯片厂商如此青睐Chiplet？张志伟先生表示，单片的SoC，也就是大芯片集成，把所有Function都做在一个芯片里，那设计成本就非常高。例如一个设计7nm的芯片费用大概会在2亿美元以上。除此之外设计时间长、风险高、上市时间慢也被行业人长期诟病。但如果采用Chiplet的方式来做好处是：可以自由选择不同分区的工艺节点；有利于提高良率，降低制造成本；可以实现产品重复使用，缩短产品上市周期。唯一的缺点是因为它用先进封装的方法来做，它的尺寸会比较大一点，大概会到1.2-1.3倍左右。

但是Chiplet当下也面临的巨大挑战：先进封装技术门坎和散热能力提升的技术。

SiP和SoC的主要差异点

张志伟先生表示，SiP和SoC的主要差异点，在于设计制造过程不同：SoC是一体设计，一体制造。而SiP是分批设计、分阶段制造。所谓的SoC是以设计的角度来出发，它是用一个或者多个CPU为控制DPS，把它设计在一个芯片中，当然工艺要求是同一个工艺完成、同一个纳米等级，成本开发周期比较长，设计灵活度比较低。

张志伟先生补充，SiP的概念是出自封装厂，设计一个或者多个CPU为控制器和加速器或者其他硬件封装在一个载体中，它的工艺要求是可以将不同材质和不同工艺封装在这一个封装级别里，优点是成本低、快法时间短、灵活设计性高，但是缺点是测试会非常复杂。

张志伟先生强调，SoC跟SiP发展方向也不一样，SiP发展方向主要以芯片整体性能为主，比如传感器/模拟器/射频模块/高压芯片等功能组合，而SoC主要以高阶制程为走向，将所有Function整合在一个芯片中。

张志伟先生总结，Chiplet的代指是小芯片，2.5D/3D等技术是先进封装的工艺手段制作高阶芯片工艺技术不需要与SOC一样采用相同的工艺，可以靠整合每个成熟的制程芯片的技术集成制造，这就是Chiplet。

而2.5D/3D等先进封装技术采用的是先进封装将Chiplet做集成，而SiP这边是透过2.5D/3D等先进封装技术，并且实现更高的系统集程度。简单来说Chiplet是封装中的一个单元，而2.5D/3D等技术是先进封装手段，而SiP主要是将一个系统用一个封装实现。

谈到Chiplet，自然离不开热门话题UCle联盟。

UCle联盟，主要是由AMD、Arm、日月光、谷歌、Meta等十大厂商联合制定的联盟，今年陆陆续续有多厂商开始加入到这个联盟当中。我国在12月中我们陆续发布了《小芯片接口总线技术要求》正式通过工信部中国电子工业标准化技术协会的审定。

本文为芯榜独家报道

THE END